2. 建筑工程
  3. 图示时序逻辑电路是一个（　　）。 附：触发器的逻辑状态表为：

图示时序逻辑电路是一个（　　）。 附：触发器的逻辑状态表为：

最全题库2022-08-02  38
问题 图示时序逻辑电路是一个（　　）。附：触发器的逻辑状态表为：A.循环左移寄存器B.循环右移寄存器C.三位同步二进制计数器D.异步三进制计数器
选项 A.循环左移寄存器
B.循环右移寄存器
C.三位同步二进制计数器
D.异步三进制计数器
答案 A
解析 当复位信号产生后，三个触发器输出端Q2Q1Q0被置为101，由触发器的逻辑状态表可得下一个时钟脉冲的下降沿时刻到来时，Q2＝0，Q1＝1，Q0＝1，按照此规律，接下来的时钟脉冲下降沿时刻到来时，Q2Q1Q0依次被置为110、101、011……可见这是一个循环左移寄存器。
转载请注明原文地址:https://tihaiku.com/jzgc/1156417.html
本试题收录于： 注册环保工程师的公共基础题库注册环保工程师分类

注册环保工程师的公共基础

注册环保工程师

相关试题推荐
随机试题
最新回复(0)