图示时序逻辑电路是一个（　　）。附：触发器的逻辑状态表为：

题库2022-08-02 29

问题图示时序逻辑电路是一个（　　）。

附：触发器的逻辑状态表为：

A.循环左移寄存器B.循环右移寄存器C.三位同步二进制计数器D.异步三进制计数器

选项 A.循环左移寄存器
B.循环右移寄存器
C.三位同步二进制计数器
D.异步三进制计数器

答案 A

解析当复位信号产生后，三个触发器输出端Q2Q1Q0被置为101，由触发器的逻辑状态表可得下一个时钟脉冲的下降沿时刻到来时，Q2＝0，Q1＝1，Q0＝1，按照此规律，接下来的时钟脉冲下降沿时刻到来时，Q2Q1Q0依次被置为110、101、011……可见这是一个循环左移寄存器。

转载请注明原文地址:https://tihaiku.com/jzgc/2445260.html

本试题收录于：基础知识水利水电题库水利水电土木工程师分类

基础知识水利水电

水利水电土木工程师

相关试题推荐

随机试题

最新回复(0)