组合逻辑电路任意时刻的稳定输出只由该时刻的输入信号取值组合决定，而与原电路状态无

题库2022-08-02 58

问题组合逻辑电路任意时刻的稳定输出只由该时刻的输入信号取值组合决定，而与原电路状态无关。()

选项

答案对

解析这是组合逻辑电路最重要的特性。

转载请注明原文地址:https://tihaiku.com/jzgc/2224810.html

本试题收录于：交通工程题库试验检测师含助理分类

交通工程

试验检测师含助理

相关试题推荐

随机试题

最新回复(0)